File Manager

X7ROOT File Manager

Current Path: /usr/include/linux

ðŸ“ ..
ðŸ“„ a.out.h(6.73 KB)
ðŸ“„ acct.h(3.65 KB)
ðŸ“„ adb.h(1.11 KB)
ðŸ“„ adfs_fs.h(936 B)
ðŸ“„ affs_hardblocks.h(1.51 KB)
ðŸ“„ agpgart.h(3.85 KB)
ðŸ“„ aio_abi.h(3.34 KB)
ðŸ“„ am437x-vpfe.h(3.59 KB)
ðŸ“ android
ðŸ“„ apm_bios.h(3.6 KB)
ðŸ“„ arcfb.h(213 B)
ðŸ“„ arm_sdei.h(2.69 KB)
ðŸ“„ aspeed-lpc-ctrl.h(1.74 KB)
ðŸ“„ atalk.h(1023 B)
ðŸ“„ atm.h(7.7 KB)
ðŸ“„ atm_eni.h(648 B)
ðŸ“„ atm_he.h(406 B)
ðŸ“„ atm_idt77105.h(955 B)
ðŸ“„ atm_nicstar.h(1.25 KB)
ðŸ“„ atm_tcp.h(1.58 KB)
ðŸ“„ atm_zatm.h(1.5 KB)
ðŸ“„ atmapi.h(952 B)
ðŸ“„ atmarp.h(1.27 KB)
ðŸ“„ atmbr2684.h(3.19 KB)
ðŸ“„ atmclip.h(576 B)
ðŸ“„ atmdev.h(7.5 KB)
ðŸ“„ atmioc.h(1.61 KB)
ðŸ“„ atmlec.h(2.33 KB)
ðŸ“„ atmmpc.h(4.13 KB)
ðŸ“„ atmppp.h(639 B)
ðŸ“„ atmsap.h(4.85 KB)
ðŸ“„ atmsvc.h(1.81 KB)
ðŸ“„ audit.h(19.92 KB)
ðŸ“„ auto_dev-ioctl.h(4.87 KB)
ðŸ“„ auto_fs.h(6.28 KB)
ðŸ“„ auto_fs4.h(451 B)
ðŸ“„ auxvec.h(1.56 KB)
ðŸ“„ ax25.h(2.76 KB)
ðŸ“„ b1lli.h(1.68 KB)
ðŸ“„ batadv_packet.h(20.01 KB)
ðŸ“„ batman_adv.h(11.7 KB)
ðŸ“„ baycom.h(883 B)
ðŸ“„ bcache.h(8.17 KB)
ðŸ“„ bcm933xx_hcs.h(419 B)
ðŸ“„ bfs_fs.h(1.85 KB)
ðŸ“„ binfmts.h(628 B)
ðŸ“„ blkpg.h(904 B)
ðŸ“„ blktrace_api.h(4.59 KB)
ðŸ“„ blkzoned.h(6.45 KB)
ðŸ“„ bpf.h(223.3 KB)
ðŸ“„ bpf_common.h(1.33 KB)
ðŸ“„ bpf_perf_event.h(529 B)
ðŸ“„ bpfilter.h(465 B)
ðŸ“„ bpqether.h(981 B)
ðŸ“„ bsg.h(2.44 KB)
ðŸ“„ bt-bmc.h(572 B)
ðŸ“„ btf.h(4.68 KB)
ðŸ“„ btrfs.h(28.24 KB)
ðŸ“„ btrfs_tree.h(24.69 KB)
ðŸ“ byteorder
ðŸ“ caif
ðŸ“ can
ðŸ“„ can.h(7.7 KB)
ðŸ“„ capability.h(13.2 KB)
ðŸ“„ capi.h(3.05 KB)
ðŸ“„ cciss_defs.h(3.2 KB)
ðŸ“„ cciss_ioctl.h(2.7 KB)
ðŸ“„ cdrom.h(28.18 KB)
ðŸ“„ cec-funcs.h(52.64 KB)
ðŸ“„ cec.h(36.81 KB)
ðŸ“„ cfm_bridge.h(1.42 KB)
ðŸ“„ cgroupstats.h(2.17 KB)
ðŸ“„ chio.h(5.22 KB)
ðŸ“ cifs
ðŸ“„ close_range.h(377 B)
ðŸ“„ cm4000_cs.h(1.76 KB)
ðŸ“„ cn_proc.h(3.38 KB)
ðŸ“„ coda.h(17.09 KB)
ðŸ“„ coda_psdev.h(783 B)
ðŸ“„ coff.h(12.18 KB)
ðŸ“„ connector.h(2.2 KB)
ðŸ“„ const.h(788 B)
ðŸ“„ coresight-stm.h(674 B)
ðŸ“„ cramfs_fs.h(3.47 KB)
ðŸ“„ cryptouser.h(3.31 KB)
ðŸ“„ cuda.h(905 B)
ðŸ“„ cyclades.h(16.71 KB)
ðŸ“„ cycx_cfm.h(2.92 KB)
ðŸ“„ dcbnl.h(24.65 KB)
ðŸ“„ dccp.h(6.29 KB)
ðŸ“„ devlink.h(21.05 KB)
ðŸ“„ dlm.h(2.49 KB)
ðŸ“„ dlm_device.h(2.48 KB)
ðŸ“„ dlm_netlink.h(1.13 KB)
ðŸ“„ dlm_plock.h(894 B)
ðŸ“„ dlmconstants.h(4.96 KB)
ðŸ“„ dm-ioctl.h(11.13 KB)
ðŸ“„ dm-log-userspace.h(14.83 KB)
ðŸ“„ dma-buf.h(5.12 KB)
ðŸ“„ dn.h(4.53 KB)
ðŸ“„ dqblk_xfs.h(9.03 KB)
ðŸ“ dvb
ðŸ“„ edd.h(5.47 KB)
ðŸ“„ efs_fs_sb.h(2.17 KB)
ðŸ“„ elf-em.h(2.14 KB)
ðŸ“„ elf-fdpic.h(1.1 KB)
ðŸ“„ elf.h(13.16 KB)
ðŸ“„ elfcore.h(2.92 KB)
ðŸ“„ errno.h(23 B)
ðŸ“„ errqueue.h(1.44 KB)
ðŸ“„ erspan.h(1.03 KB)
ðŸ“„ ethtool.h(81.89 KB)
ðŸ“„ ethtool_netlink.h(22.29 KB)
ðŸ“„ eventpoll.h(2.67 KB)
ðŸ“„ fadvise.h(842 B)
ðŸ“„ falloc.h(3.5 KB)
ðŸ“„ fanotify.h(5.22 KB)
ðŸ“„ fb.h(16.09 KB)
ðŸ“„ fcntl.h(4.08 KB)
ðŸ“„ fd.h(11.4 KB)
ðŸ“„ fdreg.h(5.29 KB)
ðŸ“„ fib_rules.h(1.99 KB)
ðŸ“„ fiemap.h(2.71 KB)
ðŸ“„ filter.h(2.16 KB)
ðŸ“„ firewire-cdev.h(42.86 KB)
ðŸ“„ firewire-constants.h(3.16 KB)
ðŸ“„ flat.h(2.1 KB)
ðŸ“„ fou.h(694 B)
ðŸ“„ fpga-dfl.h(8.52 KB)
ðŸ“„ fs.h(13.11 KB)
ðŸ“„ fsl_hypervisor.h(7.13 KB)
ðŸ“„ fsmap.h(4.29 KB)
ðŸ“„ fuse.h(22.92 KB)
ðŸ“„ futex.h(4.88 KB)
ðŸ“„ gameport.h(897 B)
ðŸ“„ gen_stats.h(1.49 KB)
ðŸ“„ genetlink.h(2.12 KB)
ðŸ“ genwqe
ðŸ“„ gfs2_ondisk.h(14.4 KB)
ðŸ“„ gigaset_dev.h(1.41 KB)
ðŸ“„ gpio.h(6.59 KB)
ðŸ“„ gsmmux.h(1.02 KB)
ðŸ“„ gtp.h(681 B)
ðŸ“„ hash_info.h(921 B)
ðŸ“ hdlc
ðŸ“„ hdlc.h(637 B)
ðŸ“„ hdlcdrv.h(2.84 KB)
ðŸ“„ hdreg.h(22.17 KB)
ðŸ“„ hid.h(1.86 KB)
ðŸ“„ hiddev.h(6.2 KB)
ðŸ“„ hidraw.h(1.95 KB)
ðŸ“„ hpet.h(743 B)
ðŸ“ hsi
ðŸ“„ hsr_netlink.h(1.06 KB)
ðŸ“„ hw_breakpoint.h(742 B)
ðŸ“„ hyperv.h(10.89 KB)
ðŸ“„ hysdn_if.h(1.35 KB)
ðŸ“„ i2c-dev.h(2.55 KB)
ðŸ“„ i2c.h(6.96 KB)
ðŸ“„ i2o-dev.h(11.28 KB)
ðŸ“„ i8k.h(1.49 KB)
ðŸ“„ icmp.h(2.91 KB)
ðŸ“„ icmpv6.h(3.94 KB)
ðŸ“„ idxd.h(8.22 KB)
ðŸ“„ if.h(10.65 KB)
ðŸ“„ if_addr.h(1.84 KB)
ðŸ“„ if_addrlabel.h(721 B)
ðŸ“„ if_alg.h(946 B)
ðŸ“„ if_arcnet.h(3.63 KB)
ðŸ“„ if_arp.h(6.42 KB)
ðŸ“„ if_bonding.h(5.17 KB)
ðŸ“„ if_bridge.h(19.06 KB)
ðŸ“„ if_cablemodem.h(986 B)
ðŸ“„ if_eql.h(1.32 KB)
ðŸ“„ if_ether.h(8.05 KB)
ðŸ“„ if_fc.h(1.7 KB)
ðŸ“„ if_fddi.h(3.66 KB)
ðŸ“„ if_frad.h(2.95 KB)
ðŸ“„ if_hippi.h(4.14 KB)
ðŸ“„ if_infiniband.h(1.22 KB)
ðŸ“„ if_link.h(30.28 KB)
ðŸ“„ if_ltalk.h(210 B)
ðŸ“„ if_macsec.h(5.7 KB)
ðŸ“„ if_packet.h(7.73 KB)
ðŸ“„ if_phonet.h(424 B)
ðŸ“„ if_plip.h(660 B)
ðŸ“„ if_ppp.h(29 B)
ðŸ“„ if_pppol2tp.h(3.21 KB)
ðŸ“„ if_pppox.h(4.76 KB)
ðŸ“„ if_slip.h(872 B)
ðŸ“„ if_team.h(2.54 KB)
ðŸ“„ if_tun.h(4 KB)
ðŸ“„ if_tunnel.h(4.41 KB)
ðŸ“„ if_vlan.h(1.79 KB)
ðŸ“„ if_x25.h(881 B)
ðŸ“„ if_xdp.h(2.94 KB)
ðŸ“„ ife.h(351 B)
ðŸ“„ igmp.h(2.99 KB)
ðŸ“ iio
ðŸ“„ ila.h(1.22 KB)
ðŸ“„ in.h(9.78 KB)
ðŸ“„ in6.h(7.26 KB)
ðŸ“„ in_route.h(936 B)
ðŸ“„ inet_diag.h(4.56 KB)
ðŸ“„ inotify.h(3.21 KB)
ðŸ“„ input-event-codes.h(27.94 KB)
ðŸ“„ input.h(15.61 KB)
ðŸ“„ io_uring.h(6.06 KB)
ðŸ“„ ioctl.h(163 B)
ðŸ“„ iommu.h(4.79 KB)
ðŸ“„ ip.h(4.62 KB)
ðŸ“„ ip6_tunnel.h(1.91 KB)
ðŸ“„ ip_vs.h(13.31 KB)
ðŸ“„ ipc.h(2.05 KB)
ðŸ“„ ipmi.h(15.08 KB)
ðŸ“„ ipmi_bmc.h(464 B)
ðŸ“„ ipmi_msgdefs.h(3.35 KB)
ðŸ“„ ipmi_ssif_bmc.h(441 B)
ðŸ“„ ipsec.h(947 B)
ðŸ“„ ipv6.h(3.87 KB)
ðŸ“„ ipv6_route.h(1.86 KB)
ðŸ“„ ipx.h(2.29 KB)
ðŸ“„ irqnr.h(104 B)
ðŸ“ isdn
ðŸ“„ isdn.h(5.64 KB)
ðŸ“„ isdn_divertif.h(1.17 KB)
ðŸ“„ isdn_ppp.h(1.88 KB)
ðŸ“„ isdnif.h(2.31 KB)
ðŸ“„ iso_fs.h(6.33 KB)
ðŸ“„ isst_if.h(5.26 KB)
ðŸ“„ ivtv.h(2.95 KB)
ðŸ“„ ivtvfb.h(1.18 KB)
ðŸ“„ jffs2.h(6.85 KB)
ðŸ“„ joystick.h(3.35 KB)
ðŸ“„ kcm.h(822 B)
ðŸ“„ kcmp.h(522 B)
ðŸ“„ kcov.h(1.07 KB)
ðŸ“„ kd.h(6.11 KB)
ðŸ“„ kdev_t.h(383 B)
ðŸ“„ kernel-page-flags.h(900 B)
ðŸ“„ kernel.h(438 B)
ðŸ“„ kernelcapi.h(1019 B)
ðŸ“„ kexec.h(1.79 KB)
ðŸ“„ keyboard.h(12.48 KB)
ðŸ“„ keyctl.h(3.42 KB)
ðŸ“„ kfd_ioctl.h(28.14 KB)
ðŸ“„ kfd_sysfs.h(4.25 KB)
ðŸ“„ kvm.h(60.12 KB)
ðŸ“„ kvm_para.h(1001 B)
ðŸ“„ l2tp.h(5.46 KB)
ðŸ“„ libc-compat.h(8.09 KB)
ðŸ“„ lightnvm.h(4.92 KB)
ðŸ“„ limits.h(937 B)
ðŸ“„ lirc.h(7.63 KB)
ðŸ“„ llc.h(3.09 KB)
ðŸ“„ loop.h(3.42 KB)
ðŸ“„ lp.h(4.09 KB)
ðŸ“„ lwtunnel.h(2.13 KB)
ðŸ“„ magic.h(3.45 KB)
ðŸ“„ major.h(4.6 KB)
ðŸ“„ map_to_7segment.h(7.08 KB)
ðŸ“„ matroxfb.h(1.43 KB)
ðŸ“„ max2175.h(1.01 KB)
ðŸ“„ mdio.h(16.87 KB)
ðŸ“„ media-bus-format.h(6.26 KB)
ðŸ“„ media.h(11.12 KB)
ðŸ“„ mei.h(3.39 KB)
ðŸ“„ membarrier.h(7.71 KB)
ðŸ“„ memfd.h(1.29 KB)
ðŸ“„ mempolicy.h(2.18 KB)
ðŸ“„ meye.h(2.47 KB)
ðŸ“„ mic_common.h(6.37 KB)
ðŸ“„ mic_ioctl.h(2.2 KB)
ðŸ“„ mii.h(9.27 KB)
ðŸ“„ minix_fs.h(2.07 KB)
ðŸ“„ mman.h(1.35 KB)
ðŸ“ mmc
ðŸ“„ mmtimer.h(2.07 KB)
ðŸ“„ module.h(255 B)
ðŸ“„ mount.h(4.44 KB)
ðŸ“„ mpls.h(2.25 KB)
ðŸ“„ mpls_iptunnel.h(761 B)
ðŸ“„ mptcp.h(5.48 KB)
ðŸ“„ mqueue.h(2.15 KB)
ðŸ“„ mroute.h(5.3 KB)
ðŸ“„ mroute6.h(4.47 KB)
ðŸ“„ mrp_bridge.h(1.67 KB)
ðŸ“„ msdos_fs.h(6.8 KB)
ðŸ“„ msg.h(3.29 KB)
ðŸ“„ mtio.h(7.98 KB)
ðŸ“„ n_r3964.h(2.35 KB)
ðŸ“„ nbd-netlink.h(2.35 KB)
ðŸ“„ nbd.h(2.95 KB)
ðŸ“„ ncsi.h(3.79 KB)
ðŸ“„ ndctl.h(6.71 KB)
ðŸ“„ neighbour.h(5.02 KB)
ðŸ“„ net.h(2.04 KB)
ðŸ“„ net_dropmon.h(2.85 KB)
ðŸ“„ net_namespace.h(715 B)
ðŸ“„ net_tstamp.h(5.67 KB)
ðŸ“„ netconf.h(614 B)
ðŸ“„ netdevice.h(2.2 KB)
ðŸ“ netfilter
ðŸ“„ netfilter.h(1.78 KB)
ðŸ“ netfilter_arp
ðŸ“„ netfilter_arp.h(445 B)
ðŸ“ netfilter_bridge
ðŸ“„ netfilter_bridge.h(1.14 KB)
ðŸ“„ netfilter_decnet.h(1.93 KB)
ðŸ“ netfilter_ipv4
ðŸ“„ netfilter_ipv4.h(2.12 KB)
ðŸ“ netfilter_ipv6
ðŸ“„ netfilter_ipv6.h(2.14 KB)
ðŸ“„ netlink.h(11.23 KB)
ðŸ“„ netlink_diag.h(1.49 KB)
ðŸ“„ netrom.h(807 B)
ðŸ“„ nexthop.h(1.5 KB)
ðŸ“„ nfc.h(10.95 KB)
ðŸ“„ nfs.h(4.39 KB)
ðŸ“„ nfs2.h(1.43 KB)
ðŸ“„ nfs3.h(2.4 KB)
ðŸ“„ nfs4.h(6.44 KB)
ðŸ“„ nfs4_mount.h(1.89 KB)
ðŸ“„ nfs_fs.h(1.6 KB)
ðŸ“„ nfs_idmap.h(2.19 KB)
ðŸ“„ nfs_mount.h(2.09 KB)
ðŸ“„ nfsacl.h(718 B)
ðŸ“ nfsd
ðŸ“„ nilfs2_api.h(7.41 KB)
ðŸ“„ nilfs2_ondisk.h(17.61 KB)
ðŸ“„ nitro_enclaves.h(12.84 KB)
ðŸ“„ nl80211.h(327.41 KB)
ðŸ“„ nsfs.h(639 B)
ðŸ“„ nubus.h(8 KB)
ðŸ“„ nvme_ioctl.h(2.06 KB)
ðŸ“„ nvram.h(532 B)
ðŸ“„ omap3isp.h(20.36 KB)
ðŸ“„ omapfb.h(5.78 KB)
ðŸ“„ oom.h(511 B)
ðŸ“„ openat2.h(1.26 KB)
ðŸ“„ openvswitch.h(39.24 KB)
ðŸ“„ packet_diag.h(1.63 KB)
ðŸ“„ param.h(141 B)
ðŸ“„ parport.h(3.56 KB)
ðŸ“„ patchkey.h(892 B)
ðŸ“„ pci.h(1.35 KB)
ðŸ“„ pci_regs.h(56.47 KB)
ðŸ“„ pcitest.h(711 B)
ðŸ“„ perf_event.h(39.63 KB)
ðŸ“„ personality.h(2.05 KB)
ðŸ“„ pfkeyv2.h(10.32 KB)
ðŸ“„ pfrut.h(7.8 KB)
ðŸ“„ pg.h(2.34 KB)
ðŸ“„ phantom.h(1.62 KB)
ðŸ“„ phonet.h(4.57 KB)
ðŸ“„ pkt_cls.h(18.08 KB)
ðŸ“„ pkt_sched.h(29.59 KB)
ðŸ“„ pktcdvd.h(2.62 KB)
ðŸ“„ pmu.h(5.19 KB)
ðŸ“„ poll.h(22 B)
ðŸ“„ posix_acl.h(1.22 KB)
ðŸ“„ posix_acl_xattr.h(1.09 KB)
ðŸ“„ posix_types.h(1.07 KB)
ðŸ“„ ppdev.h(3.14 KB)
ðŸ“„ ppp-comp.h(2.47 KB)
ðŸ“„ ppp-ioctl.h(5.35 KB)
ðŸ“„ ppp_defs.h(4.99 KB)
ðŸ“„ pps.h(4.62 KB)
ðŸ“„ pr.h(1.05 KB)
ðŸ“„ prctl.h(7.83 KB)
ðŸ“„ psample.h(2.22 KB)
ðŸ“„ psci.h(4.23 KB)
ðŸ“„ psp-sev.h(4.48 KB)
ðŸ“„ ptp_clock.h(7.28 KB)
ðŸ“„ ptrace.h(3.59 KB)
ðŸ“„ qemu_fw_cfg.h(2.41 KB)
ðŸ“„ qnx4_fs.h(2.27 KB)
ðŸ“„ qnxtypes.h(624 B)
ðŸ“„ qrtr.h(893 B)
ðŸ“„ quota.h(6.14 KB)
ðŸ“„ radeonfb.h(360 B)
ðŸ“ raid
ðŸ“„ random.h(1.34 KB)
ðŸ“„ raw.h(365 B)
ðŸ“„ rds.h(9.08 KB)
ðŸ“„ reboot.h(1.31 KB)
ðŸ“„ reiserfs_fs.h(775 B)
ðŸ“„ reiserfs_xattr.h(533 B)
ðŸ“„ resource.h(2.29 KB)
ðŸ“„ rfkill.h(6.45 KB)
ðŸ“„ rio_cm_cdev.h(3.17 KB)
ðŸ“„ rio_mport_cdev.h(9.11 KB)
ðŸ“„ romfs_fs.h(1.21 KB)
ðŸ“„ rose.h(2.18 KB)
ðŸ“„ route.h(2.28 KB)
ðŸ“„ rpmsg.h(544 B)
ðŸ“„ rseq.h(4.79 KB)
ðŸ“„ rtc.h(3.92 KB)
ðŸ“„ rtnetlink.h(19.73 KB)
ðŸ“„ rxrpc.h(4.96 KB)
ðŸ“„ scc.h(4.49 KB)
ðŸ“ sched
ðŸ“„ sched.h(2.73 KB)
ðŸ“„ scif_ioctl.h(6.23 KB)
ðŸ“„ screen_info.h(2.42 KB)
ðŸ“„ sctp.h(35.15 KB)
ðŸ“„ sdla.h(2.77 KB)
ðŸ“„ seccomp.h(2.2 KB)
ðŸ“„ securebits.h(2.64 KB)
ðŸ“„ sed-opal.h(3.2 KB)
ðŸ“„ seg6.h(1.14 KB)
ðŸ“„ seg6_genl.h(589 B)
ðŸ“„ seg6_hmac.h(423 B)
ðŸ“„ seg6_iptunnel.h(927 B)
ðŸ“„ seg6_local.h(2.01 KB)
ðŸ“„ selinux_netlink.h(1.17 KB)
ðŸ“„ sem.h(2.97 KB)
ðŸ“„ serial.h(3.78 KB)
ðŸ“„ serial_core.h(6.1 KB)
ðŸ“„ serial_reg.h(15.13 KB)
ðŸ“„ serio.h(1.99 KB)
ðŸ“„ sev-guest.h(2.25 KB)
ðŸ“„ shm.h(3.7 KB)
ðŸ“„ signal.h(388 B)
ðŸ“„ signalfd.h(1.2 KB)
ðŸ“„ smc.h(8.31 KB)
ðŸ“„ smc_diag.h(2.66 KB)
ðŸ“„ smiapp.h(1.03 KB)
ðŸ“„ snmp.h(13.34 KB)
ðŸ“„ sock_diag.h(1.27 KB)
ðŸ“„ socket.h(901 B)
ðŸ“„ sockios.h(5.96 KB)
ðŸ“„ sonet.h(2.24 KB)
ðŸ“„ sonypi.h(5.18 KB)
ðŸ“„ sound.h(1.21 KB)
ðŸ“„ soundcard.h(44.96 KB)
ðŸ“ spi
ðŸ“„ stat.h(6.2 KB)
ðŸ“„ stddef.h(1.5 KB)
ðŸ“„ stm.h(1.25 KB)
ðŸ“„ string.h(238 B)
ðŸ“ sunrpc
ðŸ“„ suspend_ioctls.h(1.4 KB)
ðŸ“„ swab.h(6.76 KB)
ðŸ“„ switchtec_ioctl.h(5.14 KB)
ðŸ“„ sync_file.h(2.82 KB)
ðŸ“„ synclink.h(8.77 KB)
ðŸ“„ sysctl.h(25.24 KB)
ðŸ“„ sysinfo.h(1.02 KB)
ðŸ“„ target_core_user.h(4.52 KB)
ðŸ“„ taskstats.h(7.01 KB)
ðŸ“ tc_act
ðŸ“ tc_ematch
ðŸ“„ tcp.h(9.69 KB)
ðŸ“„ tcp_metrics.h(1.51 KB)
ðŸ“„ tdx-guest.h(1.27 KB)
ðŸ“„ tee.h(12.86 KB)
ðŸ“„ termios.h(506 B)
ðŸ“„ thermal.h(3.23 KB)
ðŸ“„ time.h(1.71 KB)
ðŸ“„ time_types.h(1.15 KB)
ðŸ“„ timerfd.h(936 B)
ðŸ“„ times.h(278 B)
ðŸ“„ timex.h(6.25 KB)
ðŸ“„ tiocl.h(1.69 KB)
ðŸ“„ tipc.h(8.62 KB)
ðŸ“„ tipc_config.h(14.36 KB)
ðŸ“„ tipc_netlink.h(9.17 KB)
ðŸ“„ tipc_sockets_diag.h(468 B)
ðŸ“„ tls.h(4.19 KB)
ðŸ“„ toshiba.h(1.88 KB)
ðŸ“„ tty.h(1.55 KB)
ðŸ“„ tty_flags.h(4.42 KB)
ðŸ“„ types.h(1.44 KB)
ðŸ“„ udf_fs_i.h(697 B)
ðŸ“„ udp.h(1.62 KB)
ðŸ“„ uhid.h(4.54 KB)
ðŸ“„ uinput.h(9.04 KB)
ðŸ“„ uio.h(732 B)
ðŸ“„ uleds.h(798 B)
ðŸ“„ ultrasound.h(4.46 KB)
ðŸ“„ un.h(384 B)
ðŸ“„ unistd.h(220 B)
ðŸ“„ unix_diag.h(1.22 KB)
ðŸ“ usb
ðŸ“„ usbdevice_fs.h(8.12 KB)
ðŸ“„ usbip.h(640 B)
ðŸ“„ userfaultfd.h(7.59 KB)
ðŸ“„ userio.h(1.48 KB)
ðŸ“„ utime.h(215 B)
ðŸ“„ utsname.h(669 B)
ðŸ“„ uuid.h(1.32 KB)
ðŸ“„ uvcvideo.h(2.57 KB)
ðŸ“„ v4l2-common.h(4.08 KB)
ðŸ“„ v4l2-controls.h(50.56 KB)
ðŸ“„ v4l2-dv-timings.h(30.82 KB)
ðŸ“„ v4l2-mediabus.h(4.98 KB)
ðŸ“„ v4l2-subdev.h(5.95 KB)
ðŸ“„ vbox_err.h(7.09 KB)
ðŸ“„ vbox_vmmdev_types.h(8.16 KB)
ðŸ“„ vboxguest.h(8.52 KB)
ðŸ“„ vdpa.h(1.39 KB)
ðŸ“„ version.h(430 B)
ðŸ“„ veth.h(224 B)
ðŸ“„ vfio.h(51 KB)
ðŸ“„ vfio_ccw.h(1.29 KB)
ðŸ“„ vfio_zdev.h(2.48 KB)
ðŸ“„ vhost.h(6.27 KB)
ðŸ“„ vhost_types.h(3.9 KB)
ðŸ“„ videodev2.h(88.61 KB)
ðŸ“„ virtio_9p.h(1.99 KB)
ðŸ“„ virtio_balloon.h(5.15 KB)
ðŸ“„ virtio_blk.h(6.64 KB)
ðŸ“„ virtio_bt.h(772 B)
ðŸ“„ virtio_config.h(3.91 KB)
ðŸ“„ virtio_console.h(3.06 KB)
ðŸ“„ virtio_crypto.h(13.55 KB)
ðŸ“„ virtio_fs.h(572 B)
ðŸ“„ virtio_gpu.h(11.19 KB)
ðŸ“„ virtio_ids.h(3.19 KB)
ðŸ“„ virtio_input.h(2.45 KB)
ðŸ“„ virtio_iommu.h(3.69 KB)
ðŸ“„ virtio_mem.h(6.99 KB)
ðŸ“„ virtio_mmio.h(4.85 KB)
ðŸ“„ virtio_net.h(10.3 KB)
ðŸ“„ virtio_pci.h(7.23 KB)
ðŸ“„ virtio_ring.h(7.32 KB)
ðŸ“„ virtio_rng.h(265 B)
ðŸ“„ virtio_scsi.h(5.89 KB)
ðŸ“„ virtio_snd.h(9.09 KB)
ðŸ“„ virtio_types.h(2.1 KB)
ðŸ“„ virtio_vsock.h(3.01 KB)
ðŸ“„ vm_sockets.h(6.34 KB)
ðŸ“„ vm_sockets_diag.h(963 B)
ðŸ“„ vmcore.h(431 B)
ðŸ“„ vsockmon.h(1.84 KB)
ðŸ“„ vt.h(2.99 KB)
ðŸ“„ vtpm_proxy.h(1.68 KB)
ðŸ“„ wait.h(682 B)
ðŸ“„ wanrouter.h(453 B)
ðŸ“„ watchdog.h(2.28 KB)
ðŸ“ wimax
ðŸ“„ wimax.h(8.17 KB)
ðŸ“„ wireless.h(41.7 KB)
ðŸ“„ wmi.h(1.84 KB)
ðŸ“„ x25.h(3.48 KB)
ðŸ“„ xattr.h(2.79 KB)
ðŸ“„ xdp_diag.h(1.43 KB)
ðŸ“„ xfrm.h(11.71 KB)
ðŸ“„ xilinx-v4l2-controls.h(2.91 KB)
ðŸ“„ zorro.h(3.22 KB)
ðŸ“„ zorro_ids.h(29.26 KB)

Editing: serial_reg.h

/* SPDX-License-Identifier: GPL-1.0+ WITH Linux-syscall-note */
/*
 * include/linux/serial_reg.h
 *
 * Copyright (C) 1992, 1994 by Theodore Ts'o.
 * 
 * Redistribution of this file is permitted under the terms of the GNU 
 * Public License (GPL)
 * 
 * These are the UART port assignments, expressed as offsets from the base
 * register.  These assignments should hold for any serial port based on
 * a 8250, 16450, or 16550(A).
 */

#ifndef _LINUX_SERIAL_REG_H
#define _LINUX_SERIAL_REG_H

/*
 * DLAB=0
 */
#define UART_RX		0	/* In:  Receive buffer */
#define UART_TX		0	/* Out: Transmit buffer */

#define UART_IER	1	/* Out: Interrupt Enable Register */
#define UART_IER_MSI		0x08 /* Enable Modem status interrupt */
#define UART_IER_RLSI		0x04 /* Enable receiver line status interrupt */
#define UART_IER_THRI		0x02 /* Enable Transmitter holding register int. */
#define UART_IER_RDI		0x01 /* Enable receiver data interrupt */
/*
 * Sleep mode for ST16650 and TI16750.  For the ST16650, EFR[4]=1
 */
#define UART_IERX_SLEEP		0x10 /* Enable sleep mode */

#define UART_IIR	2	/* In:  Interrupt ID Register */
#define UART_IIR_NO_INT		0x01 /* No interrupts pending */
#define UART_IIR_ID		0x0e /* Mask for the interrupt ID */
#define UART_IIR_MSI		0x00 /* Modem status interrupt */
#define UART_IIR_THRI		0x02 /* Transmitter holding register empty */
#define UART_IIR_RDI		0x04 /* Receiver data interrupt */
#define UART_IIR_RLSI		0x06 /* Receiver line status interrupt */

#define UART_IIR_BUSY		0x07 /* DesignWare APB Busy Detect */

#define UART_IIR_RX_TIMEOUT	0x0c /* OMAP RX Timeout interrupt */
#define UART_IIR_XOFF		0x10 /* OMAP XOFF/Special Character */
#define UART_IIR_CTS_RTS_DSR	0x20 /* OMAP CTS/RTS/DSR Change */

#define UART_FCR	2	/* Out: FIFO Control Register */
#define UART_FCR_ENABLE_FIFO	0x01 /* Enable the FIFO */
#define UART_FCR_CLEAR_RCVR	0x02 /* Clear the RCVR FIFO */
#define UART_FCR_CLEAR_XMIT	0x04 /* Clear the XMIT FIFO */
#define UART_FCR_DMA_SELECT	0x08 /* For DMA applications */
/*
 * Note: The FIFO trigger levels are chip specific:
 *	RX:76 = 00  01  10  11	TX:54 = 00  01  10  11
 * PC16550D:	 1   4   8  14		xx  xx  xx  xx
 * TI16C550A:	 1   4   8  14          xx  xx  xx  xx
 * TI16C550C:	 1   4   8  14          xx  xx  xx  xx
 * ST16C550:	 1   4   8  14		xx  xx  xx  xx
 * ST16C650:	 8  16  24  28		16   8  24  30	PORT_16650V2
 * NS16C552:	 1   4   8  14		xx  xx  xx  xx
 * ST16C654:	 8  16  56  60		 8  16  32  56	PORT_16654
 * TI16C750:	 1  16  32  56		xx  xx  xx  xx	PORT_16750
 * TI16C752:	 8  16  56  60		 8  16  32  56
 * Tegra:	 1   4   8  14		16   8   4   1	PORT_TEGRA
 */
#define UART_FCR_R_TRIG_00	0x00
#define UART_FCR_R_TRIG_01	0x40
#define UART_FCR_R_TRIG_10	0x80
#define UART_FCR_R_TRIG_11	0xc0
#define UART_FCR_T_TRIG_00	0x00
#define UART_FCR_T_TRIG_01	0x10
#define UART_FCR_T_TRIG_10	0x20
#define UART_FCR_T_TRIG_11	0x30

#define UART_FCR_TRIGGER_MASK	0xC0 /* Mask for the FIFO trigger range */
#define UART_FCR_TRIGGER_1	0x00 /* Mask for trigger set at 1 */
#define UART_FCR_TRIGGER_4	0x40 /* Mask for trigger set at 4 */
#define UART_FCR_TRIGGER_8	0x80 /* Mask for trigger set at 8 */
#define UART_FCR_TRIGGER_14	0xC0 /* Mask for trigger set at 14 */
/* 16650 definitions */
#define UART_FCR6_R_TRIGGER_8	0x00 /* Mask for receive trigger set at 1 */
#define UART_FCR6_R_TRIGGER_16	0x40 /* Mask for receive trigger set at 4 */
#define UART_FCR6_R_TRIGGER_24  0x80 /* Mask for receive trigger set at 8 */
#define UART_FCR6_R_TRIGGER_28	0xC0 /* Mask for receive trigger set at 14 */
#define UART_FCR6_T_TRIGGER_16	0x00 /* Mask for transmit trigger set at 16 */
#define UART_FCR6_T_TRIGGER_8	0x10 /* Mask for transmit trigger set at 8 */
#define UART_FCR6_T_TRIGGER_24  0x20 /* Mask for transmit trigger set at 24 */
#define UART_FCR6_T_TRIGGER_30	0x30 /* Mask for transmit trigger set at 30 */
#define UART_FCR7_64BYTE	0x20 /* Go into 64 byte mode (TI16C750 and
					some Freescale UARTs) */

#define UART_FCR_R_TRIG_SHIFT		6
#define UART_FCR_R_TRIG_BITS(x)		\
	(((x) & UART_FCR_TRIGGER_MASK) >> UART_FCR_R_TRIG_SHIFT)
#define UART_FCR_R_TRIG_MAX_STATE	4

#define UART_LCR	3	/* Out: Line Control Register */
/*
 * Note: if the word length is 5 bits (UART_LCR_WLEN5), then setting 
 * UART_LCR_STOP will select 1.5 stop bits, not 2 stop bits.
 */
#define UART_LCR_DLAB		0x80 /* Divisor latch access bit */
#define UART_LCR_SBC		0x40 /* Set break control */
#define UART_LCR_SPAR		0x20 /* Stick parity (?) */
#define UART_LCR_EPAR		0x10 /* Even parity select */
#define UART_LCR_PARITY		0x08 /* Parity Enable */
#define UART_LCR_STOP		0x04 /* Stop bits: 0=1 bit, 1=2 bits */
#define UART_LCR_WLEN5		0x00 /* Wordlength: 5 bits */
#define UART_LCR_WLEN6		0x01 /* Wordlength: 6 bits */
#define UART_LCR_WLEN7		0x02 /* Wordlength: 7 bits */
#define UART_LCR_WLEN8		0x03 /* Wordlength: 8 bits */

/*
 * Access to some registers depends on register access / configuration
 * mode.
 */
#define UART_LCR_CONF_MODE_A	UART_LCR_DLAB	/* Configutation mode A */
#define UART_LCR_CONF_MODE_B	0xBF		/* Configutation mode B */

#define UART_MCR	4	/* Out: Modem Control Register */
#define UART_MCR_CLKSEL		0x80 /* Divide clock by 4 (TI16C752, EFR[4]=1) */
#define UART_MCR_TCRTLR		0x40 /* Access TCR/TLR (TI16C752, EFR[4]=1) */
#define UART_MCR_XONANY		0x20 /* Enable Xon Any (TI16C752, EFR[4]=1) */
#define UART_MCR_AFE		0x20 /* Enable auto-RTS/CTS (TI16C550C/TI16C750) */
#define UART_MCR_LOOP		0x10 /* Enable loopback test mode */
#define UART_MCR_OUT2		0x08 /* Out2 complement */
#define UART_MCR_OUT1		0x04 /* Out1 complement */
#define UART_MCR_RTS		0x02 /* RTS complement */
#define UART_MCR_DTR		0x01 /* DTR complement */

#define UART_LSR	5	/* In:  Line Status Register */
#define UART_LSR_FIFOE		0x80 /* Fifo error */
#define UART_LSR_TEMT		0x40 /* Transmitter empty */
#define UART_LSR_THRE		0x20 /* Transmit-hold-register empty */
#define UART_LSR_BI		0x10 /* Break interrupt indicator */
#define UART_LSR_FE		0x08 /* Frame error indicator */
#define UART_LSR_PE		0x04 /* Parity error indicator */
#define UART_LSR_OE		0x02 /* Overrun error indicator */
#define UART_LSR_DR		0x01 /* Receiver data ready */
#define UART_LSR_BRK_ERROR_BITS	0x1E /* BI, FE, PE, OE bits */

#define UART_MSR	6	/* In:  Modem Status Register */
#define UART_MSR_DCD		0x80 /* Data Carrier Detect */
#define UART_MSR_RI		0x40 /* Ring Indicator */
#define UART_MSR_DSR		0x20 /* Data Set Ready */
#define UART_MSR_CTS		0x10 /* Clear to Send */
#define UART_MSR_DDCD		0x08 /* Delta DCD */
#define UART_MSR_TERI		0x04 /* Trailing edge ring indicator */
#define UART_MSR_DDSR		0x02 /* Delta DSR */
#define UART_MSR_DCTS		0x01 /* Delta CTS */
#define UART_MSR_ANY_DELTA	0x0F /* Any of the delta bits! */

#define UART_SCR	7	/* I/O: Scratch Register */

/*
 * DLAB=1
 */
#define UART_DLL	0	/* Out: Divisor Latch Low */
#define UART_DLM	1	/* Out: Divisor Latch High */
#define UART_DIV_MAX	0xFFFF	/* Max divisor value */

/*
 * LCR=0xBF (or DLAB=1 for 16C660)
 */
#define UART_EFR	2	/* I/O: Extended Features Register */
#define UART_XR_EFR	9	/* I/O: Extended Features Register (XR17D15x) */
#define UART_EFR_CTS		0x80 /* CTS flow control */
#define UART_EFR_RTS		0x40 /* RTS flow control */
#define UART_EFR_SCD		0x20 /* Special character detect */
#define UART_EFR_ECB		0x10 /* Enhanced control bit */
/*
 * the low four bits control software flow control
 */

/*
 * LCR=0xBF, TI16C752, ST16650, ST16650A, ST16654
 */
#define UART_XON1	4	/* I/O: Xon character 1 */
#define UART_XON2	5	/* I/O: Xon character 2 */
#define UART_XOFF1	6	/* I/O: Xoff character 1 */
#define UART_XOFF2	7	/* I/O: Xoff character 2 */

/*
 * EFR[4]=1 MCR[6]=1, TI16C752
 */
#define UART_TI752_TCR	6	/* I/O: transmission control register */
#define UART_TI752_TLR	7	/* I/O: trigger level register */

/*
 * LCR=0xBF, XR16C85x
 */
#define UART_TRG	0	/* FCTR bit 7 selects Rx or Tx
				 * In: Fifo count
				 * Out: Fifo custom trigger levels */
/*
 * These are the definitions for the Programmable Trigger Register
 */
#define UART_TRG_1		0x01
#define UART_TRG_4		0x04
#define UART_TRG_8		0x08
#define UART_TRG_16		0x10
#define UART_TRG_32		0x20
#define UART_TRG_64		0x40
#define UART_TRG_96		0x60
#define UART_TRG_120		0x78
#define UART_TRG_128		0x80

#define UART_FCTR	1	/* Feature Control Register */
#define UART_FCTR_RTS_NODELAY	0x00  /* RTS flow control delay */
#define UART_FCTR_RTS_4DELAY	0x01
#define UART_FCTR_RTS_6DELAY	0x02
#define UART_FCTR_RTS_8DELAY	0x03
#define UART_FCTR_IRDA		0x04  /* IrDa data encode select */
#define UART_FCTR_TX_INT	0x08  /* Tx interrupt type select */
#define UART_FCTR_TRGA		0x00  /* Tx/Rx 550 trigger table select */
#define UART_FCTR_TRGB		0x10  /* Tx/Rx 650 trigger table select */
#define UART_FCTR_TRGC		0x20  /* Tx/Rx 654 trigger table select */
#define UART_FCTR_TRGD		0x30  /* Tx/Rx 850 programmable trigger select */
#define UART_FCTR_SCR_SWAP	0x40  /* Scratch pad register swap */
#define UART_FCTR_RX		0x00  /* Programmable trigger mode select */
#define UART_FCTR_TX		0x80  /* Programmable trigger mode select */

/*
 * LCR=0xBF, FCTR[6]=1
 */
#define UART_EMSR	7	/* Extended Mode Select Register */
#define UART_EMSR_FIFO_COUNT	0x01  /* Rx/Tx select */
#define UART_EMSR_ALT_COUNT	0x02  /* Alternating count select */

/*
 * The Intel XScale on-chip UARTs define these bits
 */
#define UART_IER_DMAE	0x80	/* DMA Requests Enable */
#define UART_IER_UUE	0x40	/* UART Unit Enable */
#define UART_IER_NRZE	0x20	/* NRZ coding Enable */
#define UART_IER_RTOIE	0x10	/* Receiver Time Out Interrupt Enable */

#define UART_IIR_TOD	0x08	/* Character Timeout Indication Detected */

#define UART_FCR_PXAR1	0x00	/* receive FIFO threshold = 1 */
#define UART_FCR_PXAR8	0x40	/* receive FIFO threshold = 8 */
#define UART_FCR_PXAR16	0x80	/* receive FIFO threshold = 16 */
#define UART_FCR_PXAR32	0xc0	/* receive FIFO threshold = 32 */

/*
 * These register definitions are for the 16C950
 */
#define UART_ASR	0x01	/* Additional Status Register */
#define UART_RFL	0x03	/* Receiver FIFO level */
#define UART_TFL 	0x04	/* Transmitter FIFO level */
#define UART_ICR	0x05	/* Index Control Register */

/* The 16950 ICR registers */
#define UART_ACR	0x00	/* Additional Control Register */
#define UART_CPR	0x01	/* Clock Prescalar Register */
#define UART_TCR	0x02	/* Times Clock Register */
#define UART_CKS	0x03	/* Clock Select Register */
#define UART_TTL	0x04	/* Transmitter Interrupt Trigger Level */
#define UART_RTL	0x05	/* Receiver Interrupt Trigger Level */
#define UART_FCL	0x06	/* Flow Control Level Lower */
#define UART_FCH	0x07	/* Flow Control Level Higher */
#define UART_ID1	0x08	/* ID #1 */
#define UART_ID2	0x09	/* ID #2 */
#define UART_ID3	0x0A	/* ID #3 */
#define UART_REV	0x0B	/* Revision */
#define UART_CSR	0x0C	/* Channel Software Reset */
#define UART_NMR	0x0D	/* Nine-bit Mode Register */
#define UART_CTR	0xFF

/*
 * The 16C950 Additional Control Register
 */
#define UART_ACR_RXDIS	0x01	/* Receiver disable */
#define UART_ACR_TXDIS	0x02	/* Transmitter disable */
#define UART_ACR_DSRFC	0x04	/* DSR Flow Control */
#define UART_ACR_TLENB	0x20	/* 950 trigger levels enable */
#define UART_ACR_ICRRD	0x40	/* ICR Read enable */
#define UART_ACR_ASREN	0x80	/* Additional status enable */

/*
 * These definitions are for the RSA-DV II/S card, from
 *
 * Kiyokazu SUTO <suto@ks-and-ks.ne.jp>
 */

#define UART_RSA_BASE (-8)

#define UART_RSA_MSR ((UART_RSA_BASE) + 0) /* I/O: Mode Select Register */

#define UART_RSA_MSR_SWAP (1 << 0) /* Swap low/high 8 bytes in I/O port addr */
#define UART_RSA_MSR_FIFO (1 << 2) /* Enable the external FIFO */
#define UART_RSA_MSR_FLOW (1 << 3) /* Enable the auto RTS/CTS flow control */
#define UART_RSA_MSR_ITYP (1 << 4) /* Level (1) / Edge triger (0) */

#define UART_RSA_IER ((UART_RSA_BASE) + 1) /* I/O: Interrupt Enable Register */

#define UART_RSA_IER_Rx_FIFO_H (1 << 0) /* Enable Rx FIFO half full int. */
#define UART_RSA_IER_Tx_FIFO_H (1 << 1) /* Enable Tx FIFO half full int. */
#define UART_RSA_IER_Tx_FIFO_E (1 << 2) /* Enable Tx FIFO empty int. */
#define UART_RSA_IER_Rx_TOUT (1 << 3) /* Enable char receive timeout int */
#define UART_RSA_IER_TIMER (1 << 4) /* Enable timer interrupt */

#define UART_RSA_SRR ((UART_RSA_BASE) + 2) /* IN: Status Read Register */

#define UART_RSA_SRR_Tx_FIFO_NEMP (1 << 0) /* Tx FIFO is not empty (1) */
#define UART_RSA_SRR_Tx_FIFO_NHFL (1 << 1) /* Tx FIFO is not half full (1) */
#define UART_RSA_SRR_Tx_FIFO_NFUL (1 << 2) /* Tx FIFO is not full (1) */
#define UART_RSA_SRR_Rx_FIFO_NEMP (1 << 3) /* Rx FIFO is not empty (1) */
#define UART_RSA_SRR_Rx_FIFO_NHFL (1 << 4) /* Rx FIFO is not half full (1) */
#define UART_RSA_SRR_Rx_FIFO_NFUL (1 << 5) /* Rx FIFO is not full (1) */
#define UART_RSA_SRR_Rx_TOUT (1 << 6) /* Character reception timeout occurred (1) */
#define UART_RSA_SRR_TIMER (1 << 7) /* Timer interrupt occurred */

#define UART_RSA_FRR ((UART_RSA_BASE) + 2) /* OUT: FIFO Reset Register */

#define UART_RSA_TIVSR ((UART_RSA_BASE) + 3) /* I/O: Timer Interval Value Set Register */

#define UART_RSA_TCR ((UART_RSA_BASE) + 4) /* OUT: Timer Control Register */

#define UART_RSA_TCR_SWITCH (1 << 0) /* Timer on */

/*
 * The RSA DSV/II board has two fixed clock frequencies.  One is the
 * standard rate, and the other is 8 times faster.
 */
#define SERIAL_RSA_BAUD_BASE (921600)
#define SERIAL_RSA_BAUD_BASE_LO (SERIAL_RSA_BAUD_BASE / 8)

/* Extra registers for TI DA8xx/66AK2x */
#define UART_DA830_PWREMU_MGMT	12

/* PWREMU_MGMT register bits */
#define UART_DA830_PWREMU_MGMT_FREE	(1 << 0)  /* Free-running mode */
#define UART_DA830_PWREMU_MGMT_URRST	(1 << 13) /* Receiver reset/enable */
#define UART_DA830_PWREMU_MGMT_UTRST	(1 << 14) /* Transmitter reset/enable */

/*
 * Extra serial register definitions for the internal UARTs
 * in TI OMAP processors.
 */
#define OMAP1_UART1_BASE	0xfffb0000
#define OMAP1_UART2_BASE	0xfffb0800
#define OMAP1_UART3_BASE	0xfffb9800
#define UART_OMAP_MDR1		0x08	/* Mode definition register */
#define UART_OMAP_MDR2		0x09	/* Mode definition register 2 */
#define UART_OMAP_SCR		0x10	/* Supplementary control register */
#define UART_OMAP_SSR		0x11	/* Supplementary status register */
#define UART_OMAP_EBLR		0x12	/* BOF length register */
#define UART_OMAP_OSC_12M_SEL	0x13	/* OMAP1510 12MHz osc select */
#define UART_OMAP_MVER		0x14	/* Module version register */
#define UART_OMAP_SYSC		0x15	/* System configuration register */
#define UART_OMAP_SYSS		0x16	/* System status register */
#define UART_OMAP_WER		0x17	/* Wake-up enable register */
#define UART_OMAP_TX_LVL	0x1a	/* TX FIFO level register */

/*
 * These are the definitions for the MDR1 register
 */
#define UART_OMAP_MDR1_16X_MODE		0x00	/* UART 16x mode */
#define UART_OMAP_MDR1_SIR_MODE		0x01	/* SIR mode */
#define UART_OMAP_MDR1_16X_ABAUD_MODE	0x02	/* UART 16x auto-baud */
#define UART_OMAP_MDR1_13X_MODE		0x03	/* UART 13x mode */
#define UART_OMAP_MDR1_MIR_MODE		0x04	/* MIR mode */
#define UART_OMAP_MDR1_FIR_MODE		0x05	/* FIR mode */
#define UART_OMAP_MDR1_CIR_MODE		0x06	/* CIR mode */
#define UART_OMAP_MDR1_DISABLE		0x07	/* Disable (default state) */

/*
 * These are definitions for the Altera ALTR_16550_F32/F64/F128
 * Normalized from 0x100 to 0x40 because of shift by 2 (32 bit regs).
 */
#define UART_ALTR_AFR		0x40	/* Additional Features Register */
#define UART_ALTR_EN_TXFIFO_LW	0x01	/* Enable the TX FIFO Low Watermark */
#define UART_ALTR_TX_LOW	0x41	/* Tx FIFO Low Watermark */

#endif /* _LINUX_SERIAL_REG_H */

X7ROOT File Manager

Editing: serial_reg.h

Upload File

Create Folder